

概要


CMOS イメージセンサ(CIS)の列 A/D コンバータデータを読み出すには、低消費電力で高速なセンスアンプが必要とされます。このセンスアンプは、ビット数分必要なためチップ全体の消費電力に大きな影響を与えます。

特徴

- プロセス : 0.18 μ m プロセス
- 電源電圧 : 1.2V 以上 (CMOSスイッチが動作可能な電源範囲)
- 読出しレート : 250MHz以上(消費電流、デバイスに依存)
- 消費電流(1セル) : 50 μ A (読出しレート、ビット線寄生容量(C_p)に依存)
- 遅延時間 : 2 n sec($C_p=2$ pF), 3 n sec($C_p=4$ pF) (配線抵抗の影響分除く)
- 電流検出型でプリチャージが不要なためタイミング管理が易しい。
- 1選択期間中にセットリングすればよいため、低消費電力化が可能
- CMOSインバータ構成を初段アンプとして用いて高速低消費電力を実現。
- ブランキング期間にオフセットキャンセル動作を行い、素子ばらつきによる誤動作を防止。
- 90nmデバイスでは1Vの低電圧でも動作可能となる回路トポロジーを採用。

等価回路

- 低消費電力化が可能な AB 級増幅構成を各段に適用。
- ビット線電位を任意に設定可能な回路トポロジーにより、低電源電圧動作も可能。



列A/Dデータ読出し用センスアンプの等価回路