概要

CL12633IP1000 は、MIPI-DPHY ドライバ&レシーバアンプで MIPI-DPHY 規格のクロック/データストリーム(\sim 1Gbps)と各 8 ビットの LVCMOS 並列データとを直列-並列および並列-直列データ変換します。LVCMOS クロック(\sim 125MHz)はデータを並列伝送します。

特徵

■ 直列クロック周波数 80MHz~500MHz (max 1GHz)

両エッジ: 入出力データ伝送レート 160Mbps~1Gbps (max: 2Gbps)片エッジ: 入出力データ伝送レート 80Mbps~500Mbps (max: 1Gbps)

- 並列 LVCMOS 出力クロック周波数 20MHz~125MHz 対応
- MIPI Alliance Specification for DPHY v1.00.00 準拠
- 1.2V 単一電源(Option: 1.5 / 1.8 / 2.8 / 3.3V)
- 低 EMI を実現する±200mV 差動電圧振幅信号
- 最大ポート数 クロック:1-port/データ:1~4-port
- PLL / Escape Mode / フェイル・セーフ回路 オプション (Lane Control 回路は含まない)

ブロック図

